3C王者

社交媒體著名的 die 圖博主 FritzchensFritz 公佈瞭 PS5 處理器的核心照片。

下面一張是對具體區域做瞭標記，頂部部分是兩個 Zen 2 的 CCX，一個 CCX 8MBL3 緩存，和 Zen 2 的 APU 一致。這部分面積占整體比例很小，基本是充話費送的。

GPU 部分一共有 20 個 WGP，每個 WGP 有兩個 CU，一共有 40 個 CU。但實際屏蔽瞭 4 個 CU，每個 CU 645 SP，一共 2304 SP。

RDNA 2 CU結構

在前面的功能模塊劃分圖中有一個讓人誤解的地方，那就是把 TMU（紋理單元，實際包括瞭光線追蹤求交模塊）畫在 WGP 外，但是如果仔細看的話，TMU/RA 其實依然是和 CU 保持匹配關系。

PS5 芯片的兩邊是內存控制器和 HUB，總計是 32bit x 2 x 4，總計是 256bit 位寬。2304 SP 的規模 256bit 基本夠用，但是依然欠缺 RNDA2 中的無限緩存技術。

底部靠右是PCIE 4.0 4通道的SSD接口。

PS 5 被認為是當代主機中性能僅次於 Xbox Series 的系統，當初宣傳的芯片優勢是可以跑較高的頻率來彌補 GPU 規模的不足，但是實際來看的話，仍然是不敵 XBS。