3C王者

早些年的時候，芯片技術節點確實是遵從著“摩爾定律”來進行命名的。即每當工藝節點的尺寸縮小至原先的0.7倍時，就是新技術節點的命名之時，比如90納米、65納米、45納米、32納米，都是在同樣面積下，比上一級技術節點尺寸放下兩倍多的晶體管。

摩爾定律

但接下來，在更小的尺寸命名時，大概是技術進步變得更艱難的緣故，有些公司就開始變得“沒原則”瞭，在晶體管密度上僅僅向前蹭瞭微不足道的一小步時，也敢腆著大臉直接冠上一個更小的尺寸節點來吸引眼球。從此，技術節點的命名就與“摩爾定律”脫節瞭。

這個混淆命名視聽的竅門，就是故意混淆芯片上晶體管的尺寸與工廠生產使用的技術尺寸。在早年的時候，晶體管尺寸和工廠生產尺寸沒有差距，所以命名上就沒有問題。但自32納米以後，工廠的生產尺寸和晶體管尺寸就不一致瞭，此時開始，各個公司的命名就自說自話，與芯片的實際尺寸就沒有關系瞭。

不同公司工藝尺寸下的晶體管密度

現在如果做芯片比較的話，實際上用晶體管密度來做比較可能更合理一點點。這就是為什麼Intel的10納米工藝與臺積電/三星的7納米工藝相比一點不差的原因，因為二者在同樣面積上的晶體管密度相同。如果一定說有什麼區別，那就是Intel的10納米（Ice Lake）芯片現在產量還比較低，且僅能用在功耗敏感的筆記本電腦上，而臺積電的7納米工藝已經是鋪天蓋地地進行生產瞭，比如蘋果A12、麒麟980、曉龍855和Ryzen3000系列等等。直接從爆產能上完敗Intel。

Intel與臺積電時間/技術節點對比

至此，如果Intel進化到7納米節點，理論上的晶體管密度會超過臺積電的5納米而遜色與其3納米，大約介乎於4納米的位置上。這就是為什麼業界，始終並不認為Intel已經被臺積電和三星甩掉的原因，隻是Intel沒有臺積電和三星那麼“浮誇”吧瞭，雖然也在吹氣球，但真沒敢像臺積電和三星那樣使勁吹而已。