夢晨 發自 凹非寺
量子位 報道 | 公眾號 QbitAI

Arm v9架構，可以說是10年以來最大的升級。

在上月發佈服務器端的Neoverse V1與N2平臺之後，消費端的首批CPU終於亮相。

包括Cortex-X2超大核、Cortex-A710大核以及Cortex-A510小核，分別取代X1、A78和A55。

值得一提的是，小核系列上一次更新還是在2017年。

超大核X2和小核A510已經完全基於64位指令集，隻有A710還兼容32位。

Arm說這是專為中國移動端市場保留的，因為隻有中國還保留著大量32位的手機App。

Arm要在2023年前徹底拋棄32位，App開發商們，再不升級就要被淘汰瞭。

大中小核完整方案

去年開始，Arm讓A系列繼續保持PPA (性能、功耗、面積)的設計理念。

大核A700系列將優先用於持續的主力多核負載，小核A500系列負責效率優先的輕型和後臺任務。

而超大核X系列被允許在尺寸和功率上繼續增長，以達到更高的單核性能和應對突發的工作負載。

下面來看看這次牙膏到底擠出瞭多少吧。

超大核X2：機器學習性能翻倍

X2與X1相比，機器學習性能則直接翻倍，在整數運算上性能也提高瞭16%。

具體的改進方面包括：

分支預測(Branch Prediction)與提取指令(Fetch)解耦，可有效減少MPKI(每千條指令失誤)

調度階段的指令周期從2個減少到1個，從而使總周期從11個減少到10個。

Arm表示，盡管這種變化會增加工程上的難度，以及有增加功耗和面積的代價，但相比於性能大幅提升來說還是值得的。

ROB(重新排序緩沖區)增加30%，提高亂序執行能力。

支持SVE2可伸縮矢量擴展，讓開發人員減少代碼編寫和調試難度。

除瞭用於高端手機外，超大核X系列還將用在筆記本等大屏幕計算設備上。

大核A710：效率提升30%、性能10%

A710將繼續維持性能與效率之間的平衡，有著與X2類似的改進分支預測、縮減指令周期以及支持SVE2等設計。

特別之處在於，將Macro-OP緩存的寬度從A78的6縮減到5，主要是出於功耗、效率方面的考量。

另外還有一些改進，使CPU核心、DSU及內存之間通訊效率更高。

小核A510：4年來首次更新，可以合並核心

小核系列將繼續使用順序執行(In-order Execution Flow)，這與蘋果M1的效率核心Icestorm采用的亂序執行流程不同，Arm表示這種設計是最省電的。

此外最大的改動是可以將兩個核心合並在一起，再進一步組成集群。

這樣做可以減少面積，L2緩存、L2 TLB等可以在合並核心中共享。

由於跨越瞭4年，A510的性能提升與上代A55相比較大，在35%到62%之間。

可配置的集群方式

所有這些CPU都可以通過全新的DynamIQ共享單元DSU-110以不同的CPU集群配置結合在一起。

新的DSU-110支持最高16MB的L3緩存，允許多達8個Cortex-X2內核集群。

這種可配置的集群方法可以滿足從高端智能手機和筆記本電腦，到數字電視和可穿戴設備的不同市場需求。

新的CPU出現在市場上還需要一段時間，高通等芯片提供商一般在年底發佈新產品。

所以Arm v9架構的手機、筆記本等產品，將會在2022年能見到。

華為或轉投RISC-V

目前，英偉達與Arm的400億美元收購案仍在進行，Arm v9架構最終能否授權給華為還未可知。

Arm v9的發佈頁面文末的合作夥伴中，有小米、OPPO、Vivo等國產廠商的寄語，其中卻沒有出現華為。

華為方面也在積極尋找替代方案，華為海思最新公佈的鴻蒙開發版Hi3861。

雖然華為沒有明確透露主芯片的型號，但其開發環境要求中需要用到RISC-V相關工具。

RISC-V是一款完全開源的指令集架構，采用寬松的BSD協議，企業可免費使用，並添加自有指令集拓展而不必開放共享。

參考鏈接：
[1]https://community.arm.com/developer/ip-products/processors/b/processors-ip-blog/posts/first-armv9-cpu-cores
[2]https://www.anandtech.com/show/16693/arm-announces-mobile-armv9-cpu-microarchitectures-cortexx2-cortexa710-cortexa510/6
[3]https://device.harmonyos.com/cn/docs/start/introduce/oem_quickstart_3861_build-0000001054781998

— 完 —

量子位 QbitAI · 頭條號簽約

關註我們，第一時間獲知前沿科技動態