3C王者

早在2018年的時候，高通就有過一段隱晦的暗示，意思是別太相信芯片代工廠的芯片工藝，他們現喜歡將數字弄得小一點，臺積電、三星都有類似的問題。

而在2019年的時候，臺積電也承認瞭這個問題，當時的技術研究副總經理黃漢森表示，現在的XXnm其實與晶體管柵極已經不是絕對相關瞭，工藝節點已經變成瞭一種營銷遊戲。

但實話實說，雖然臺積電算是承認瞭所謂的工藝節點有問題，但大傢依然還是以工藝節點來評價各代工廠的芯片技術。

比如2020年臺積電、三星達到瞭5nm，而英特爾還在10nm，大傢認為英特爾肯定落後於三星、臺積電。而2022年三星、臺積電會進入3nm，而英特爾可能進入7nm，明顯英特爾落後2代瞭。

但臺積電、三星的3nm又真正的是3nm麼？英特爾的7nm又是真正的7nm麼，這可就真的是一筆糊塗賬瞭。

不過好在外界對於芯片工藝，還有另外的一個評價方法，那就是晶體管密度。我們知道芯片是由晶體管組成的，工藝的提升，是以縮小晶體管的溝道長度為目標的，工藝越先進，溝道長度越短，晶體管密度就越大。

所以一直以來，在這些芯片制造廠對外宣稱的工藝不可信時，一些權威機構，就喜歡用晶體管密度來看大傢的技術差異性，密度相同，工藝就基本相同。

近日Digitimes分析瞭三星、臺積電、Intel及IBM四傢的半導體工藝密度問題，對比瞭10nm、7nm、5nm、3nm及2nm的情況，我們發現或許隻有intel是清白的，其它幾傢的工藝真的水分太大瞭。

為何這麼說？如上圖所示，如果從晶體管密度來看，intel的10nm工藝，晶體管密度達到瞭1.06億個每平方毫米，比三星、臺積電的7nm還要強。

而intel的7nm，晶體管密度會達到1.8億個每平方毫米，比三星的3nm（1.7億個）、臺積電的5nm（1.73億個）要強。

而intel的5nm，晶體管密度會達到3億個每平方毫米，比臺積電的3nm（2.9億個）要強，直追IBM之前公佈的2nm工藝（3.33億個）。

而intel的3nm，晶體管密度會達到5.2億個每平方毫米，比臺積電公佈的2nm工藝（4.9億個）要強。

關於這個晶體管密度，我們還可以反向驗證一下，麒麟9000是153億個晶體管，其面積不到100平方毫米，算下來大約是1.7億個晶體管每平方毫米，是與臺積電的5nm工藝（1.73億）基本吻合的。

可以說，大傢真也不必太過於關註什麼5nm、3nm這個工藝瞭，真的是水分較大，各企業橫向之間不太好比較瞭，比如intel的10nm就一定差於三星的7nm？真不好說。隻能同一企業縱向比較，比如臺積電的5nm肯定強於7nm，臺積電的3nm肯定強於5nm。

但不管怎麼樣，臺積電、三星們的這個營銷遊戲，真的太成功瞭，至少一般的網友已經成功的被他們洗臉瞭，早就相信3nm就是3nm瞭。